為高密度I/O封裝搬開絆腳石 就地甲酸處理幫大忙

作者: 藍儀
2021 年 06 月 17 日

這些I/O通常由銅柱(Copper Pillar) 及焊帽(Solder Cap)連接而成。目前焊帽技術可做到的最小間距40μm,而前段曝光機(Lithography Stepper)的光罩尺寸限制, 使得晶片尺寸被限制在32mm x 28mm以內,因此在一個全光罩最大尺寸的晶片裡,可製作高達約56萬個I/O連結。

當高密度I/O遇上焊接氧化 問題更棘手

現今的Chip to Wafer機台,其封裝的環境大多都是暴露於空氣中。因此,如何防止升溫時產生的金屬氧化,成為非常重要的課題之一。普遍用來防止焊接點氧化的技巧為先在晶片上沾抗氧化劑/助焊劑(Flux),或於基板上塗抹Flux。但這些Flux需要在填膠(Under-fill)之前清洗乾淨,否則Flux會使填膠無法附著於表面,造成注塑成型(Molding)後,I/O腳柱邊會產生一些空隙,使再次回焊時,焊料可能會流向這些空隙,引發短路。

由於一片小小的晶片上,可能會有高達50萬個I/O連結,可想而知清洗將會是一項非常大的難題。坊間雖有免清洗的Flux,但這種Flux還是會有非常少量的殘留物,而且這些殘留物比需要水洗的Flux更難清除,故這種免清洗Flux並非問題的根本解決之道。

要避免使用Flux的方法之一,為在充滿氮氣這類惰性氣體的環境下進行封裝。但要成功防止氧化,需要每分鐘大於1,000公升的氮氣流量,使製程成本增加太高,不適合投入大量生產。另一個方法為在焊料上以貴金屬進行表面處理,降低焊接時的熔點溫度。但此方法工序多且複雜,也難以在大量生產中實現。

改用甲酸好處多多

本文將介紹庫力索法(K&S)最新推出的無助焊劑熱壓接合技術,此技術利用含甲酸(Formic Acid)氣體環繞置件環境,有效清除氧化物及防止氧化,其效果不亞於傳統助焊劑,並且有效控制成本,可以推廣到大量生產中。

這個技術被許多封裝大廠認為是未來解決間距小於40μm的Ultra Fine-pitch Chip to Wafer接合的有效方案。事實上,使用還原性氣體如甲酸蒸氣建構焊接環境,已被運用於回焊爐(Mass Reflow)中有段時間了,這幫助很多的覆晶(Flip Chip)製程省去了上Flux,以及回焊後清除Flux的工序。但由於晶片在升降溫的過程中,可以在回焊爐中自由地移動,因此一些更複雜、更薄、更多I/O的應用,還是要使用熱壓接合(TCB)技術進行封裝較為適合。熱壓接合技術提供了更好的翹曲控制、局部加熱,及高精度對位控制。

在庫力索法最新型的熱壓接合機台中,在Bond Head周圍做了一個小型包覆空間,在Bond Head帶著晶片到距離基板有一小段距離的位置時,就會開始建構甲酸氣體環境。在置件前,先用甲酸與已氧化的銅及焊料金屬結合,形成一層薄薄的甲酸銅或甲酸錫,覆蓋於材料表面,而這層甲酸化合物將會被在溫度被升高到180°C(如錫)時還原為金屬,進而清除一開始的氧化物。其化學反應式如下:

在這個小型覆蓋區域中,庫力索法設計了三條不同的氣流管來形成甲酸包覆空間,最外圍的氣流管釋放氮氣,以產生氮氣屏障保護內部的甲酸氣體不外流;最內層的氣流管則釋放各個應用所需的甲酸濃度,其釋放的氣體包含了氮氣及甲酸氣體,調節比例以達最佳濃度;而中層的氣流管為真空管,帶走反應後的殘餘氣體。另外還透過流體力學的計算確保在這個空間內,材料能均勻且有效地被甲酸環境包圍,直到置件結束後才會停止甲酸環境。

甲酸結合Cu-Cu焊接將為未來趨勢

未來熱壓接合金屬接點將會發展為Cu-Cu,這是因為接合點間的間距要求越來越小,銅腳柱可以有效做到小於等於20μm的尺寸,因此庫力索法也針對了這點做了Cu-Cu間,用甲酸完成熱壓接合的試驗(圖1),其效果是非常有可靠性的。

圖1 10μm銅腳柱由K&S機台焊接結合後的晶片顯微影像

關於Cu-Cu焊接,另外一個很重要的挑戰關鍵為須保持整個晶片的平整度。目前可選用的製程方法有化學機械平坦化(CMP)及Flying Cut,CMP可將平整度控制在1nm以內,但其工序非常複雜且昂貴,因此Flying Cut是較為通用的方式,其平整度控制於1~20nm間,為現今應用可接受的範圍內。

(本文作者任職於K&S)

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

異質整合重要性日增 晶粒到晶圓接合備受矚目

2021 年 04 月 27 日

互連密度追求無止境 熔融/混合接合至為關鍵

2022 年 04 月 16 日

UCIe標準普獲業界支持 Chiplet生態發展更穩健

2022 年 07 月 01 日

先進封裝大行其道 ESD保護更顯重要(1)

2024 年 07 月 19 日

CPO突破半導體極限 矽光子晶片即將上陣(2)

2024 年 08 月 07 日

CPO突破半導體極限 矽光子晶片即將上陣(1)

2024 年 08 月 07 日
前一篇
三星攜手英國沃達豐於歐洲導入O-RAN/vRAN
下一篇
應材發表布線工程新方法 邏輯線寬可望挑戰3奈米以下